קורס Chip Verification למהנדסים

מטרת הקורס:
מטרת התוכנית הנה לגשר בן הידע התיאורטי של בוגרי האוניברסיטאות והמכללות לבין הכישורים הנדרשים לעבודה מעשית בתעשייה ובסביבת העבודה העדכנית ביותר.

התוכנית חושפת את המהנדסים לחידושים ועדכונים בתחום אימות שבבים, נלמדות שפות פיתוח מתקדמות ביותר שעובדות בשיטת ה"אובייקט אוריינטד".

קהל יעד:
● מהנדסי אלקטרוניקה ותוכנה בלבד
תוכנות וסביבת הלימודים:
התוכנות המובילות בתעשייה של חברות Synopsys ו- Mentor Graphics
מערכות הפעלה: Linux/Windows
שפות תכנון: VerilogHDL
SystemVerilog
Bash/CShell

● לצורך עבודה על הפרויקטים ניתנת אפשרות להפעיל את כלי התכנות גם מהבית באמצעות קו אינטרנט רגיל.
● בנוסף לפגישות קיימת אפשרות להתייעץ עם סגל המקצועי דרך הפורום שנפתח לכל קבוצה.
● למשתפי התוכנית ניתנת אפשרות להשתתף בקורס ASIC במחיר אטרקטיבי.
מתכונת הלימודים:
פעם בשבוע בערב או בימי שישי

משך הלימודים:
משך התוכנית כ- 11-13 חודשים.
כ-600 שעות אקדמיות מתוכן 290 שעות פרונטאליות ועוד כ- 310 שעות פרויקט עצמאיות, בליווי מנהל פרויקט.